電子ビーム技術について調査を実施してみました。電子ビームは、さまざまなシーンで利用されますが、今回は特に半導体製造プロセスにおける活用可能性、というテーマで深掘りしていきたいと思います。
なお、為替レート（ドル・円）は2023年11月8日時点のものをベースに計算しています。
（Source: https://pixabay.com/ja/illustrations/回路基板-回路-410099/）
半導体をめぐる各国の動き
まず、電子ビーム技術の説明に入る前に、2023年現在、半導体に関連する各国の大まかな動きを、米国・中国・日本・EUにそれぞれ注目して、整理してみます。
【米国】
2021年2月、「米国のサプライチェーンに関する大統領令」に署名し、その中の1つに「半導体の製造および先端パッケージング」が含まれました。米国は、1990年に世界の半導体製造能力の約37%を占めていましたが、2021年時点で約12%まで低下しており、製造の大部分がアジアに集中していることに危機感を示しました。以下は、2021年6月にホワイトハウスから発表された半導体に関する報告書のまとめになります。
（Source: https://www.jetro.go.jp/biz/areareports/special/2023/0501/75754af16f112381.html）
2022年8月、米国のバイデン大統領がCHIPS法に署名しました。米国内の半導体ビジネスに500億ドル（≒7.5兆円）規模の補助金を投じる、という趣旨の法案になります。CHIPSプログラムは3段階に分かれており、第1段階では半導体製造・先端パッケージング技術を対象としています。この補助金を活用し、TSMC・Intelがアリゾナ州にロジック半導体の製造施設、Micronがニューヨーク州に先端メモリー半導体製造施設を新設すると発表しました。これらの投資はいずれも回路形成までの「前工程」です。米国では前工程に参入する企業の誘致が順調である一方、原価に占める人件費率が高い「後工程」（チップカット〜パッケージング）は、企業にとっての参入の魅力が相対的に低く、誘致が進んでいないと言われています。(製造プロセスにおける前工程・後工程についてはのちほど詳しく整理いたします)
2022年10月、バイデン大統領は対中国半導体輸出規制を発表しました。以前から、米国は中国に対して、主に軍事用半導体開発の抑止力として、最先端の半導体（10nm以下、5G対応SoC等）や半導体製造装置（EUV露光装置等）の輸出規制をかけていましたが、2022年10月の規制はスコープを広げた大規模なものになりました。ちなみに、上記の「nm」は「ナノメートル＝10のマイナス9乗メートル＝10億分の1メートル」を表しており、トランジスタの微細レベルを語る際によく用いられますが、これは回路幅を表しています。規制の対象となる微細レベルも16nm以下まで範囲が広がり、用途も軍事に限らなくなったことに加え、米国人が中国における先端半導体開発・製造に関わることが禁止されました。
また、半導体サプライチェーンは、米国・中国だけで完結せず、アジア・EUの国々も関わることから、米国は第三国にも対中国輸出規制に協力するよう呼びかけています。特に、半導体製造装置で高いグローバルシェアを持つ企業が多い日本とオランダが実質的ターゲットになりました。オランダ政府は2023年3月、米国の呼びかけに応える形で、対中国輸出規制に関する計画を発表し、「2023年夏前には新たな輸出規制を実施する意向」が表明されました。また、日本政府も2023年3月、半導体製造装置23品目を輸出管理対象に追加する旨を発表しました。
【中国】
中国政府は2015年に「中国製造2025」を発表し、半導体自給率を2020年に49%、2030年に75%まで引き上げるという目標を掲げました。一方、こちらの記事によれば、2021年時点で自給率は約17%にとどまっており、かつ、回路幅の小さなロジック半導体は特に自給率が低い、と指摘されています。
2021年3月、中国は「国民経済および社会発展第14次5カ年（2021～2025年）規画と 2035 年までの長期目標綱要」の中で、集積回路を重要テーマに挙げ、「設計ツール」「重要材料」の研究開発に投資していくと発表しました。 「前工程」が得意な米国とは対照的に、中国は「後工程」で存在感を見せていますが、前工程の内製化が進んでおらず、その点は中国にとって当面の間、大きな課題として残り続けそうです。また、米国の2022年10月規制によって、今後米国企業が中国で「後工程」製造施設を拡大する見込みは薄くなり、「後工程」のシェアも台湾や東南アジア各国に奪われていく可能性があります。
2023年5月、中国政府は米国の対中国輸出規制に対抗する形で、Micron製品の輸入規制を発表。前述の通り、中国にとっては、米国だけでなく日本・EUの輸出規制が与えるダメージは大きく、中国は日本に対して輸出規制の撤回を要請しています。
【EU】
EUは、これまでデジタル化推進政策の一環で半導体分野に研究開発投資を行ってきましたが、あくまでデジタル化推進という包括的な取り組みの一部であり、半導体にフォーカスされた政策ではありませんでした。初めて半導体が個別政策としてピックアップされたのは2021年5月のことであり、新型コロナウイルス感染拡大の影響で半導体不足が顕著になったことがきっかけとなったそうです。
2021年7月、EUが音頭を取る形でプロセッサ・半導体技術に関する産業アライアンスが立ち上がり、EUが今後半導体市場で競争力を確保するために必要な取り組みの精査が行われました。その結果、「EUの電子機器設計エコシステムを強化してリソース効率の高いプロセッサを開発すること」「回路幅が16〜10nm、5〜2nm、2nm未満それぞれの半導体においてEU内の製造能力を確保すること」等が挙げられました。
2022年2月、EU半導体法案が発表。半導体について、EUは設計を米国、製造を台湾・東南アジアに依存していることを踏まえ、EU域内で製造活動を強化し、2030年までに半導体世界市場シェアを現在の10%から20%まで引き上げることを目標に掲げ、そのために、EUは官民で430億ユーロ（≒7兆円）を投じると発表しました。
【日本】
2021年6月、経済産業省が策定した「半導体・デジタル産業戦略」で改めて半導体の重要性が叫ばれ、2021年12月に成立した半導体支援法で、国内の先端半導体生産拠点整備と言う名目で約6,000億円規模の予算が確保されました。
日本の半導体産業は、1988年に全世界シェアの50%を占めていたところから徐々にシェアが低下傾向にあります。こちらのレポートでは、シェア低下の背景として、「ロジック半導体の重要性が高まり世界中で設計・製造の分業制が進む中で、日本は自前主義から脱却できず有力な海外企業との国際連携から外れてしまったこと、また、半導体産業の需要家となるデジタル産業が十分に育たなかったこと」等が挙げられています。
一方、いまでもNANDメモリ、CMOSイメージセンサ、パワー半導体の分野では、それぞれキオクシアが19%（NANDメモリー）、ソニーが54%（CMOSイメージセンサ）、三菱電機9% + 東芝6% + 富士電機5%（パワー半導体）のシェアを有することや、日本企業が高いシェアを持つ半導体製造装置がいくつもあることが留意点として強調されています。
半導体製造プロセスの整理
前章で、2021年あたりから本格的に各国政府が国家予算を半導体関連事業に投じる準備を進めてきたことがわかりました。続いて、半導体製造プロセスを整理していきます。
下の図は、最上段に半導体製造プロセス、2段目にプロセスを担う企業グループ、3段目に素材、そして4段目に装置が紹介されたものです。
（Source: https://www.pwc.com/jp/ja/knowledge/column/geopolitical-risk-column/vol4.html）
前章でご紹介した「前工程」「後工程」は、上記プロセスに照らし合わせると「（回路設計）〜ウェハー製造〜検査」「ダイシング〜最終試験」に分けることができ、回路設計はファブレス企業、前工程はファウンドリ企業、後工程はOSAT（Outsourced Semiconductor Assembly and Test）企業が担います。
それぞれ、有名な企業を一部挙げてみます。
ファブレス企業
ロジック半導体、メモリー半導体、車載半導体、CMOSセンサー、パワー半導体、アナログ半導体それぞれで、以下のような企業が大きなシェアを持っています。
（Source: https://www.semijapanwfd.org/semicon_map.html）
ファウンドリ企業
（Source: https://www.semijapanwfd.org/semicon_map.html）
OSAT企業
ファブレス企業やファウンドリ企業に比べるとOSAT企業はやや聞き馴染みの薄い企業が多いかもしれません。以下の表は2021年の売上トップ10のOSAT企業リストです。このうち、Amkorが米国、JCET・TFME・Hua Tianが中国で、それ以外は台湾の企業になります。
（Source: https://www.trendforce.com/presscenter/news/20210906-10926.html）
本章の冒頭でご紹介した製造プロセスを、「マスク・ウェハー製造工程」「前工程」「後工程」の3つに分け、それぞれもう少し詳細に見ていきます。
「マスク・ウェハー製造工程」
半導体に欠かせない2つの材料が「フォトマスク」と「ウェハー」です。シリコンウェハーに対してフォトマスク越しに光を当てることで回路が生成されます。
（Source: https://www.semijapanwfd.org/semicon_map.html）
「前工程」
（Source: https://www.semijapanwfd.org/semicon_map.html）
前工程は非常に複雑ですが、まず、ウェハー表面に形成した膜（酸化膜・窒化膜）の上にフォトレジストを塗布し、フォトマスク越しに光を照射することでフォトレジストを溶解させ回路を形成します。その後、フォトレジストがない部分の膜を除去し（エッチング）、エッチング箇所に不純物イオンを注入して活性化させます。このプロセスを何度も繰り返し後、回路パターンの電気特性・外観検査を実施します。
「後工程」
（Source: https://www.semijapanwfd.org/semicon_map.html）
後工程は、ウェハーからチップを切り離し（ダイシング）、チップを基盤や端子とつなぎ（ボンディング）、樹脂で封止（モールディング）した後、最終的な製品検査を行います。
先ほどの説明ではかなり省略しましたが、特に前工程は、製造プロセスの工程ごとに都度、研磨・洗浄・検査が入る場合があり、非常に手間がかかります。ただでさえ生産効率を上げるのが難しい中、次章でご紹介する「微細化」の進展によって、生産性と品質を両立するための技術的ブレークスルーが求められています。
半導体の微細化
半導体を語る上で一度は耳にするのが「ムーアの法則」です。「ムーアの法則」とは、Intelの創業者であるGordon Moore氏が1965年の論文で発表した未来予測で、集積回路に搭載されるトランジスタの数が18ヶ月毎に倍増する、というものです。
（Source: https://ja.wikipedia.org/wiki/%E3%83%A0%E3%83%BC%E3%82%A2%E3%81%AE%E6%B3%95%E5%89%87）
回路の密度を上げるためには、トランジスタの微細化が必要になります。細いペンの方が密度の高い絵を描けるのと同じように、細い回路の方が高密度な設計ができるようになります。
ここで、こちらの記事を参考に、簡単にトランジスタ設計の歴史を振り返ってみます
第1世代：Planar型（90〜32nm）
Planarは「平面」という意味で、ゲート（赤色部分）とチャネル（緑色部分）が平面で接していることから、そう名付けられています。ゲートに電圧を印加すると、チャネルのソース→ドレインに電流が流れ、チャネルの導電性が変化し、トランジスタ全体の動作が制御されます。Planar型では、ゲートとチャネルの接地面が1つなので、電流・電圧を大きくする必要があります。トランジスタの微細レベルはゲート長（以下の図でいうと、チャネルに対して垂直方向のゲートの長さ）で表されますが、ゲート長が短くなるにつれ、電圧を小さくする必要があり、この構造では限界が見られ始めました。
（Source: https://www.asml.com/en/news/stories/2022/what-is-a-gate-all-around-transistor）
第2世代：FinFET型（22〜7nm）
そこで登場したのが、FinFET（Fin Field Effect Transistor）という3次元構造のトランジスタです。名前は、魚のヒレにみられるようなフィンの形状に由来しています。ゲートがチャネルを3方向から包み込んでいるのが特徴で、接地面が3つなので、Planarに比べると小さな電圧・電流でもトランジスタを制御できるようになりました。立体構造になったことによって幅を狭めることができ、さらなる微細化が可能になりました。FinFETは2010年代を通じて主導的な地位を確立したと言われています。
（Source: https://www.asml.com/en/news/stories/2022/what-is-a-gate-all-around-transistor）
それでも、微細化がさらに進むにつれて、いくつかの課題が現れ始めました。例えば、ゲート長がさらに短くなると、3方向から包み込んでも電流制御が難しい場合があること、性能の鍵を握るフィンを高くするうえで製造の難しさがある等。こちらの記事では、FinFETは、微細レベル約3.5nmが限界であると紹介されています。その他の記事でも、およそ4nm程度が限界で、それ以下になると実現が難しい、と書かれているケースがいくつか見られます。ちなみに、iPhone 14 Proに搭載されているチップは4nmです。
第3世代：GAA型（3mm以下）
次に登場したのがGAA（Gate All Around）です。文字通り、ゲートがチャネルを全方向から覆っています。フィンを高くする代わりに、チャネルにナノシート・ナノワイヤを用いて薄く（あるいは細く）している点が特徴です。ゲートが全方向からチャネルに流れる電流を制御するため、微細化と低消費電力化を両立することができます。
（Source: https://www.asml.com/en/news/stories/2022/what-is-a-gate-all-around-transistor）
3nm以下のところで研究開発競争を展開しているのがTSMCとSamsungです。こちらの記事によると、TSMCは2022年後半に3nmの量産を開始し、2025年から2nmの量産を開始するそうです。SamsungもTSMCを追い上げる形で3nmの量産を開始しており、2025年に2nm、2027年に1.4nmの生産を開始する計画を発表しています。
微細化に成功すると、1枚のウェハーから取ることのできるチップ枚数が増えることに加え、高性能化と低消費電力化が両立できる等、良いことづくめに聞こえますが、トランジスタ構造はますます複雑な立体構造になり、全体のスループットが低下したり、コスト高につながったりする可能性がある、という点には注意が必要です。
日本では、2022年に大手企業が出資する形で設立されたRapidusが、2027年までに2nmロジック半導体を量産することを目指しています。
微細化と電子ビーム技術
こういった微細化の流れがある中で、製造装置にも技術革新が求められています。ここでは、本記事のテーマでもある電子ビーム技術を中心にご紹介します。
電子ビームとは、電子に電界・磁界をかけて加速させ、方向性を整えた電子流束を指します。物体に照射する形で加熱・溶接・加工に用いられることがあります。通常の電子ビームは、加熱された金属線（フィラメント）から電子が放出され、その電子を加速器で加速させ、加速された電子をコリメータという収束器で束ねたうえで、方向性を定めて照射します。
電子ビームの用途としてまず挙げられるのが露光工程です。電子ビームは、直径を数nmレベルまで絞ることができるため、既存の露光装置に比べて高い解像度で回路形成が可能です。一方、ビーム径が細いために取り出せる電流が小さく、スループットが小さいことが課題となっています。そのため、量産ラインではなく、低いスループットが許容されるケース（小ロットで高精細チップを製造する場合や、R&D・試作段階で利用する場合等）にとどまっています。
スループットの問題を解決する方法として研究されているのが「マルチビーム化」です。これは、複数の電子ビームを同時に制御するというアプローチですが、制御が非常に難しく、まだ量産ラインの露光工程では実用化に至っていないようです。
（Source: https://www.youtube.com/watch?v=Lv2oDS-08qc）
露光工程の他に、電子ビームの用途として挙げられるのが検査工程です。ウェハーの欠陥検査工程では、光や電子の反射・錯乱を利用して表面の微小な欠陥を見つけていますが、チップ微細化が進むほど欠陥サイズも微細になり、検査にかかる負担が増加傾向にあります。そこで、精度の高い検査が可能な電子ビームが注目されています。
また、前章の最後でご紹介しましたが、微細化が進むということはトランジスタの立体構造化が進むということで、こちらの記事では「アーキテクチャの深い底の部分まで浸透することができる電子ビームは、いつか光学検査機器に完全に取って代わるだろう」という予測が紹介されています。ただ、やはりここでもスループットの問題があり、電子ビームのスピードを上げる技術には期待が集まっています。
なお、こちらの記事によると、オランダの半導体製造装置大手のASMLがマルチビームの実装を進め、2020年に3×3=9ビームの装置を導入し、その後5×5=25ビームの導入も済ませているようです。今後は露光・検査プロセスでマルチ電子ビームが用いられるケースが増えていくかもしれません。
もう1つ、大きな技術トレンドとして期待を集めているのが「EUV露光装置」です。EUVはExtreme Ultraviolet Lithographyの略で、極紫外線を用いた露光技術です。高速で落下するスズにレーザーパルスを照射し、スズがプラズマ状態になることでEUV光が発生する、という仕組みになっています。従来の露光装置であるArF（フッ化アルゴン）エキシマレーザーは波長が193nmであるのに対し、極紫外線は波長が13.5nmと短い（約1/15）のが特徴で、微細な回路形成が可能になります。
こちらの記事によると、2023年2月時点ではEUV露光装置市場はASMLの独壇場となっており、装置は1台数百億円と非常に高価ですが、2023年5月18日には、日本政府が助成する形で、Micron広島工場にEUV露光装置が導入されるというニュースが報じられました。
EUVを積極活用して微細化を進めているのは、やはりTSMCとSamsungの2社です。TSMCは2019年に7nm、2020年に5nmの半導体製造にEUVを採用しており、今後3nm以降の量産体制にも、EUVは組み込まれていきそうです。
そして、このEUV露光装置の普及は、電子ビームに対する期待の高まりとも関連しています。というのも、EUV露光に必要なフォトマスクは数nmと高精細で、フォトマスクの微細な欠陥を見抜く検査技術が重要になってくるためです。
やや古いですが、2012年に東芝株式会社が発表した論文には、EUV露光装置用マスクの非常に微細な欠陥を見抜くために従来の光学式検査では不十分で、電子ビームが必要になる、と記載があります。
（Source: https://www.global.toshiba/content/dam/toshiba/migration/corp/techReviewAssets/tech/review/2012/04/67_04pdf/a09.pdf）
一方、同論文で指摘されている通り、既存の電子ビームを活用した検査技術である「走査型電子顕微鏡技術」はマスク1枚の検査に数百時間かかっており、検査効率が低いのが課題です。1回の走査で得られる電子数が少なく、数回〜数十回走査させ、画像を重ね合わせることで始めて分析可能な画像が生成できるようになるため、微細な欠陥を検出しようとすると電子ビームを数回走査させる必要があることが原因です。この課題に対して同社が考案したのが、電子ビームを点ではなく面で照射するというものです。この技術が普及したのかはわかりませんが、電子ビームのスループット課題を解消する取り組みは、以前から大きなテーマになっているようです。
今後、TSMCやSamsungが公表している範囲だけでも、2027年ごろまでに1.5nm半導体の量産が見込まれており、その後、さらに微細化が進んでいく可能性があります（ただ、現実的にどこまで実現可能なのかは、より専門的な観点から考察する必要があると思います）。一方、微細化に欠かせないEUV露光装置の供給がASMLに限られている等、サプライチェーンがまだ安定していないような印象もあります。微細化が進む中で製造・検査効率がボトルネックになる可能性は高く、今後も電子ビームを含めた要素技術は、ますます重要になっていきそうです。
IDATEN Ventures（イダテンベンチャーズ）について
フィジカル世界とデジタル世界の融合が進む昨今、フィジカル世界を実現させている「ものづくり」あるいは「ものはこび」の進化・変革・サステナビリティを支える技術やサービスに特化したスタートアップ投資を展開しているVCファンドです。
お問い合わせは、こちらからお願いします。
今回の記事のようなIDATENブログの更新をタイムリーにお知りになりたい場合は、下記フォームからぜひ IDATEN Letters に登録をいただければ幸いです。